Le DDR II non sono un vero e proprio salto tecnologico. I principi base di funzionamento rimangono gli stessi. In particolare si riduce la tensione di funzionamento, da 2,5 a 1,8 V e il package da TSOP (Thin Small Outline Package) passa a FBGA (Fine Pitch Ball Grid Array). Nel TSOP i contatti del chip sono lamelle disposte lungo i lati, nell’FBGA i contatti sono delle piccole sfere posizionate sotto il corpo del chip stesso.
I chip FBGA occupano così meno spazio e hanno migliori caratteristiche di connessione che si riflettono sulla velocità della memoria. La tensione di alimentazione si riduce a 1,8 V per venire incontro alla tendenza delle schede madri di funzionare a tensioni sempre più basse per ridurre il consumo energetico.
Nelle DDR II è stato raddoppiato il numero dei bit letti per ogni ciclo di clock e inviati alla pipeline interna, da due a quattro, e aggiunto un terminatore sul chip che migliora la stabilità dei segnali.